单内存控制器拆解为双64bit的内存控制器

Phenom X3总体架构延续着Phenom X4的设计，三颗核心单独享有512K的二级缓存，并共享2M的三级缓存，执行请求通过System Request Queue(系统请求队列)分配给相应的执行核心，核心间通过CROSSBAR SWITCH及L3进行数据交换和共享，并与内置内存控制器进行直接的通讯，而由K8架构开始启用的HyperTransport传输总线则由HT2.0进化至HT3.0标准,频率由1.4G提升至最高2.6G，带宽则提升至空前的41.6GB/s，系统带宽瓶颈被彻底解决，重负载状态下，处理器的性能将得到充分的发挥。在当前DDR3时代尚未到来之前Phenom X3支持最高1066的DDR2高频内存，与K8时代不同的是,内置的内存控制器由128bit的单内存控制器拆解为双64bit的内存控制器，满足多核心的单独调用和独立的占有内存资源，进一步提升了调度和处理效率。