PCI-E 4.0规范日程：2015年初0.9版本

PCI SIG组织今天很忙活，宣布了一大堆恭喜：PCI-E的移动版本“M-PCIe”、正式纳入“M.2”、雷电接口的对手“PCIe OCuLink”，以及PCI-E 3.1/4.0的开发日程。

M-PCIe

显然是面向笔记本、平板机、智能手机等移动设备的，基于MIPI Alliance联盟的M-PHY物理层技术，支持跨平台协作，用户体验也是相同的，并为移动平台短通道做了功耗优化。

M-PCIe的传输速度有三个档次，第一档是1.25-1.45Gbps，第二档是2.5-2.9Gbps，第三档是5.0-5.8Gbps，也就是最慢156MB/s、最快725MB/s。

据介绍，M-PCIe/M-PHY混合通道可用于SoC处理器与WLAN无线模块、WiGig/WirelessHD无线显示模块、基带、辅助和桥接芯片之间，M-PHY物理层则可用于SoC处理器与摄像头、显示屏、大容量存储设备、基带、RFIC之间。

M-PCIe规范下载：
http://www.pcisig.com/specifications/pciexpress/specifications/ECN_M-PCIe_22_May_2013.pdf

M.2

本来是Intel联合多家厂商推广的，主要用于固态硬盘，现在也纳入了PCI SIG的标准体系。它将在MiniCard、Half MiniCard的基础上推进设备的进一步小型化、迷你化，并且非常灵活，既可用于高性能设备，也能用于低功耗设备，支持Wi-Fi、蓝牙、固态硬盘、WWAN。

M.2规范目前是0.7a版本，预计会在2013年第四季度正式发布。

PCIe OCuLink

是一种数据线规范，一种针对PCI-E内部应用、外部设备优化的小型数据线规格，初始数据传输率8Gbps(1GB/s)，四通道就可以做到单向16Gbps，还有潜力继续提高。

PCI SIG表示铜线、光纤都可以支持，均在开发之中。

PCIe OCuLink规范目前是0.7版本，正式版将在2014年上半年发布。

PCI-E 3.1

自然就是现有PCI-E 3.0的升级版本，会在功耗、性能、功能三个方面进行大量的协议扩展和增强，特别是在功耗方面会整合M-PCIe。

PCI-E 3.1将在今年底正式发布。

PCI-E 4.0

早在2011年底就已经官方宣布，将按原计划将传输率再次翻番提高到16GT/s，单信道单向带宽2GB/s，x16双向可达64GB/s。

它的重点是以低成本解决大数据应用对带宽的渴求，非常适合服务器、工作站、高性能计算，同时继续向下兼容PCI-E 3.x/2.x/1.x。

PCI-E 4.0 0.5版本将在2014年第一季度发布，0.9版本2015第一季度见，但最终正式版何时公布尚未确定。